您现在的位置：主页 > 电子技术 > 数模电路应用 > Ladon DSP/SOC开发平台 - 数模混合 -

本文所属标签:

Ladon DSP/SOC开发平台 - 数模混合 -

来源：网络用户发布，如有版权联系网管删除　2018-09-28　

Ladon开发套件系统采用了 SoC+DSP+Coprocessor 的结构，用两片 Xilinx 公司的高性能 FPGA 和一片 ADI 公司的高端 DSP 芯片为用户提供了一个完整的高级硬件开发环境。

　　Ladon开发板提供了丰富的对外接口，可满足绝大多数用户的需求，并且针对 ADC/DAC 等应用预留了灵活的扩展接口。

　　SoC+DSP+Coprocessor 是业界复杂的高性能系统通常采用的结构，通过 Ladon 开发套件进行系统设计的早期设计和评估，可以大大降低设计风险，缩短产品面市时间。

　　Ladon 开发板采用一片 Virtex4-FX60 作为 SoC 设计平台，一片 TigerSHARC-TS201S 作为 DSP 设计平台，一片 Virtex4-SX55 作为 Coprocessor 设计平台，由此三种主要的芯片组成 SoC+DSP+Coprocessor 的结构。其中 SoC 主要完成系统的配置、应用程序和部分逻辑处理; DSP 芯片完成系统需要进行的浮点和定点 DSP 算法处理; Coprocessor 作为定点 DSP 算法加速和其他逻辑处理。 SoC 、 DSP 、 Coprocessor 之间采用灵活的总线互联，进行控制和数据的传输。采用这种 SoC+DSP+Coprocessor 的结构可以满足多种系统的设计和评估的需要。

　　图1 Ladon 开发板结构框图

SoC 设计平台

　　概述

　　SoC 设计平台采用了一片 Xilinx 公司的 Virtex4-FX60 的 FPGA 。此款 FPGA 作为 Xilinx 公司高端嵌入式 FPGA ，内嵌两个 PowerPC405 的 CPU 内核，最高可运行在 450MHz ，支持 VxWorks 、 Linux 、 NetBSD 等多种操作系统。

　　除了内嵌 CPU 核外，此款 FPGA 还包含了丰富的逻辑资源和 DSP 运算单元，可进行逻辑设计和 DSP 算法加速。

　　关键功能点

　　 FPGA

　　 Xilinx XC4VFX60-FF1152 -10C

　　两个 PPC405 内核

　　 56880 个 LUT

　　 128 个 18-bit x 18-bit 乘法器

　　 232 个 18Kb 内嵌 Block RAM

　　时钟

　　 100MHz 、 133MHz 、 60MHz

　　 2 个用户时钟输入插座

　　存储器

　　 128MB DDR SDRAM ( 32M x 32bits ，可扩展到 256MB 容量 )

　　 64MB FLASH ( 16M x 32bits ，可扩展 128MB 容量)

　　连接器和接口

　　 10/100/1000 RJ-45 以太网接口

　　 3 个 USB2.0 接口(一个 Host ，两个 Peripheral )

　　 CF 接口

　　 PC104 接口

　　 4 个 RS-232 接口

　　 ADC/DAC 扩展板接口

　　其他

　　 16 个 GPIO

　　 4 个用户 LED

　　 1 个 DDS 输出口

　　 Reset Button

　　 DSP 设计平台

　　概述

　　DSP 设计平台采用了一片 ADI 公司的 TigerSHARC-TS201S 高端 DSP 芯片，作为 Ladon 开发板的主处理 DSP ，进行高吞吐量的定点和浮点运算处理。

　　关键功能点

　　 DSP

　　 ADI ADSP-TS201SABP-060

　　 600MHz 主频

　　 24Mb 内嵌 DRAM

　　 14 个 DMA 通道

　　时钟

　　 100MHz

　　存储器

　　 32MB SDRAM ( 4M x 64bits )

　　 4MB FLASH ( 512K x 8bits )

　　 Coprocessor 设计平台

　　概述

　　Coprocessor 设计平台采用了一片 Xilinx 公司的 4VSX55 的 FPGA ，此款 FPGA 作为 Xilinx 公司的高端数字信号处理 FPGA ，内嵌了多达 512 个 18-bit x 18-bit 的乘法器，最高可运行在 500MHz ，进行高吞吐量的定点 DSP 运算。使用其作为协处理器进行定点 DSP 运算，大大减轻主 DSP 芯片的运算负担。

关键功能点

　　 FPGA

　　 XC4VSX55-FF1148 -10C

　　 55296 个 LUT

　　 512 个 18-bit x 18-bit 乘法器

　　 384 个 18Kb 内嵌 Block RAM

　　时钟

　　 100MHz 、 133MHz 、 60MHz

　　 1 个用户时钟输入插座

　　存储器

　　 128MB DDR SDRAM ( 32M x 32bits ，可扩展到 256MB 容量 )

　　两组 4MB ZBT SSRAM ( 512K x 64bits )