Virtex-II™特点

Virtex-II™特点

•行业第一平台FPGA解决方案IP沉浸架构 - 从40K到800万系统门密度 - 420 MHz的内部时钟速度（高级数据） - 840 + MB / s的I / O（高级数据） SelectRAM中™存储器层次结构 - 3 MB双口RAM的18位块SelectRAM中资源 - 高达1.5 MB的分布式SelectRAM中的资源的高性能外部存储器的接口 - DRAM接口·SDR / DDR SDRAM·网络FCRAM·减少延迟的DRAM - SRAM接口·SDR / DDR SRAM QDR™SRAM - CAM接口

•算术函数 - 专用的18位x 18位乘法器模块 - 快速查找提前进行逻辑链，灵活的逻辑资源 - 多达93,184个内部寄存器/锁存时钟使能 - 高达93,184查找表（LUT）或级联16位的移位寄存器 - 宽多路复用器和宽输入功能支持 - 横向级联链和产品总和的支持 - 内部三态布辛

•高性能时钟管理电路 - 多达12个DCM（数字时钟管理器）模块·精确的时钟歪斜·灵活的频率合成·高分辨率相移 - 16个全局时钟多路复用器缓冲器

•主动互连技术 - 第四代分段的路由结构 - 可预测的，快路由延迟，独立扇出的SelectIO™超科技 - 最多1,108个用户I / O - 19单端和6个不同的标准 - 可编程吸收电流（0mA至24mA）每个I / O - 数控阻抗（DCI ）I / O：单端I / O标准的片上端接电阻 - （133 MHz和66 MHz的PCI-X兼容）在3.3V - 3.3V（66 MHz和33 MHz的PCI兼容） - 的CardBus兼容（ 33 MHz）在3.3V - 差分信号·840 Mb / s的低电压差分信号电流模式驱动器的I / O（LVDS）·总线LVDS I / O：·闪电数据传输（LDT）I / O电流驱动器缓冲区·低电压正射极耦合逻辑（LVPECL）的I / O·内置DDR输入和输出寄存器 - 的专有高性能SelectLink科技·高带宽数据路径·双数据速率（DDR）链接·基于Web的高密度脂蛋白的产生赛灵思基金会™Alliance系列™开发系统 - 综合的VHDL和Verilog设计流程 - 编译10M系统门设计的 - 互联网团队设计工具（ITD）方法

•支持基于SRAM的系统配置 - 快速SelectMAP配置 - 三重数据加密标准（DES）的安全选项（比特流加密） - IEEE 1532的支持 - 部分重配置 - 无限制可重编程 - 回读能力

•0.15微米8层金属工艺0.12微米高速晶体管

•1.5V内核电源（VCCINT），专用3.3V VCCAUX辅助和VCCO I / O电源

•兼容IEEE 1149.1边界扫描逻辑支持倒装芯片和三个标准（0.80毫米，1.00毫米和1.27毫米细间距焊线球栅阵列（BGA）封装）焊线BGA器件提供无铅封装