您现在的位置: 主页 > 嵌入式处理器 > FPGA > EDA中的智力抢答系统设计要求 -
本文所属标签:
为本文创立个标签吧:

EDA中的智力抢答系统设计要求 -

来源: 网络用户发布,如有版权联系网管删除 2018-08-07 

[导读]在许多比赛活动中,为了准确、公正、直观地判断出第一抢答者,通常设置一台抢答器,通过数显、灯光及音响等多种手段指示出第一抢答者 。同时,还可以设置计分、犯规及奖惩计录等多种功能。本设计的具体要求是:
(1)

在许多比赛活动中,为了准确、公正、直观地判断出第一抢答者,通常设置一台抢答器,通过数显、灯光及音响等多种手段指示出第一抢答者 。同时,还可以设置计分、犯规及奖惩计录等多种功能。本设计的具体要求是:

(1)设计制作一个可容纳四组参赛者的数字智力抢答器,每组设置一个抢答按钮供抢答者使用。

(2)电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后,若参加者按抢答开关,则该组指示灯亮并用组别显 示电路显示抢答者的组别,同时扬声器发出“嘀嘟”的双音音响,且持续2~3秒。此时,电路应具备自锁功能,使别组的抢答开关不起作用。

(3)设置计分电路。每组在开始时预置成100分,抢答后由主持人计分,答对一次加10分,否则减10分。

(4)设置犯规电路。对提前抢答和超时抢答的组别鸣喇叭示警,并由组别显示电路显示出犯规组别。



来源:ks990次

本文引用地址: http://www.21ic.com/app/eda/201806/769400.htm



              查看评论 回复



嵌入式交流网主页 > 嵌入式处理器 > FPGA > EDA中的智力抢答系统设计要求 -
 

"EDA中的智力抢答系统设计要求 -"的相关文章

网站地图

围观()