EDA中的设计技巧分析 -

(1)在抢答鉴别电路的设计中,A、B、C、D四组抢答,理论上应该有16种可能情况,但实际上由于芯片的反应速度快到一定程度时,两组以上同时抢答成功的可能性非常小,因此我们可设计成只有四种情况,这大大简化了电路的设计复杂性.

(2)在计分器电路的设计中,按照一般的设计原则,按一定数进制进行加减即可,但是随着计数数目的增加,要将计数数目分解成十进制并进行译码显示会变得越来越麻烦.因此为了减少译码显示的麻烦,一般是将一个大的进制数分解为数个十进制以内的进制数,计数器串级连接.但随着位数的增加,电路的接口增加,因此本设计采用IF语句从低往高判断是否有进位,以采取相应的操作,既减少了接口,又大大地简化了设计.

(3)本系统中的计时器电路既有计时初始值的预置功能,又有减计数功能,功能比较齐全.其中初始值的预置功能是将两位数分解成两个数分别进行预置,每个数的预置则采用高电平计数的方式进行.减计数的功能与上述的加法计数类似,非常简洁.

本文引用地址: http://www.21ic.com/app/eda/201806/769392.htm