您现在的位置: 主页 > 嵌入式处理器 > FPGA > Allegro16.3 PCB设计速成八 -
本文所属标签:
为本文创立个标签吧:

Allegro16.3 PCB设计速成八 -

来源: 网络用户发布,如有版权联系网管删除 2018-08-07 

[导读]七、导入网表: 导入已生成好的网表:如下图弹出的对话框如下图:如上图中最下方,Import directory 是设置表网所在的路径,这个要设对,否则就没有网表可导入了。 点上图中右上方那个 Import Cadence,开始导入网表,

七、导入网表: 导入已生成好的网表:如下图弹出的对话框如下图:如上图中最下方,Import directory 是设置表网所在的路径,这个要设对,否则就没有网表可导入了。 点上图中右上方那个 Import Cadence,开始导入网表,如有进度条如下图:完成后可能弹出右图的报告。确认是否成功导入: 点 Place→Manually;出现元器件列表,如下右图:列表中应该有中所有具有 PCB封装的元器件(再提一下,电路中填 PCB 封装型号时必须与 Allegro 里的 PCB 库的元器件名同名,否则上面列表虽有,但不能正常调用。)

本文引用地址: http://www.21ic.com/app/eda/201807/798721.htm



              查看评论 回复



嵌入式交流网主页 > 嵌入式处理器 > FPGA > Allegro16.3 PCB设计速成八 -
 

"Allegro16.3 PCB设计速成八 -"的相关文章

网站地图

围观()