基于FPGA速率匹配算法的实现 - FPGA/ASIC技术 -

LTE(长期演进)是3.9G的全球标准，采用OFDM和MIMO技术作为其无线网络演进的唯一标准，极大地提高了系统的带宽[1]。而速率匹配是LTE系统中重要的组成部分，因此速率匹配设计的优劣，决定整个系统性能的好坏[2]。LTE系统中，速率匹配是指传输信道上的比特被打孔或者被重发，以匹配物理信道的承载能力。当输入的比特数目超过物理信道的承载能力时，就要对输入的序列进行打孔；而当输入的比特数目不满足物理信道的承载能力时，就要对输入的序列进行重发。根据编码方式的不同，速率匹配又可分为卷积编码和Turbo编码的速率匹配。FPGA在数字信号处理方面性能优越，利用FPGA做乒乓操作能够明显地提高数据的处理速度[3]。

1 速率匹配算法

1.1 速率匹配的整体流程

在LTE系统中，基于Turbo编码的速率匹配过程如图1所示。该过程主要包括子块交织、比特收集、比特选择和修剪[4]。

 

2.2 乒乓前控制模块的FPGA实现

数据经过Turbo编码器后分3路暂存在3个RAM中。当速率匹配模块中的使能信号Rate_Match_En拉高时，所有的模块开始工作。如果乒乓前控制模块的启动信号Control_Start为高电平并且接收到的码块个数是偶数，则子块交织A模块的启动信号Interleavera_Start拉高，此时子块交织A就会读取外部RAM中的数据，进行子块交织；否则子块交织B模块的启动信号Interleaverb_Start拉高，子块交织B会从外部RAM中读取数据，进行子块交织。从而实现了乒乓操作。

　　　　　　　　　　　　　 查看评论 回复