您现在的位置: 主页 > 嵌入式处理器 > FPGA > 系统设计工程师不可不知的DRAM控制器核心结论 - 片上可编程系统
本文所属标签:
为本文创立个标签吧:

系统设计工程师不可不知的DRAM控制器核心结论 - 片上可编程系统

来源: 网络用户发布,如有版权联系网管删除 2018-08-11 

  电子发烧友网核心提示:DRAM控制器藏在您的系统核心芯片系统(SoC)中,可能有两个,甚至是四个。有一些精心制作的逻辑小模块,用于连接SoC内部和外部DRAM,它们并没有引起系统设计人员的注意。它们有可能造成很大的问题,浪费带宽,占用太多的能耗,甚至导致数据被破坏。

系统设计工程师不可不知的DRAM控制器核心结论

  DRAM控制器能否正常工作会使得系统有很大的不同,有的系统能够满足其设计要求,而有的系统则运行缓慢,过热,甚至失败。不论哪种情况,最终是由系统设计团队承担责任,他们一般很少掌握控制器的信息。

  成功还是失败都源自我们要求DRAM控制器所做的工作。模块不仅仅是一个接口。在高级系统设计中,DRAM控制器必须很好的处理SoC体系结构复杂而又难以预测的存储器申请,以及一侧的系统软件申请,还有另一侧DRAM芯片设计复杂的时序和约束要求。能否处理好这些关系会在多个方面影响DRAM吞吐量:这很容易在系统性能上体现出来。

  为解释这些问题,以及系统设计人员能够对此做什么,我们需要回答三个主要问题。首先,我们应检查DRAM芯片提出的要求。然后,需要讨论SoC体系结构对存储器访问模式的影响,第三,研究一个高级DRAM控制器的结构和功能。通过这三部分,我们得出系统设计的一些结论。



              查看评论 回复



嵌入式交流网主页 > 嵌入式处理器 > FPGA > 系统设计工程师不可不知的DRAM控制器核心结论 - 片上可编程系统
 

"系统设计工程师不可不知的DRAM控制器核心结论 - 片上可编程系统"的相关文章

网站地图

围观()