在Zynq SoC上实现双核非对称的多进程处理模式 - FPGA/ASIC技术 -

在我的上一篇博客中我介绍了利用Zynq SoC上的两个ARM Cortex-A9 MPCore处理器执行不同的任务程序，实现非对称的多进程处理模式的概念。我期望你能坐得住因为这篇博客有点长，但是我们会有收获，到最后我们会让我们的AMP系统启动并运行，在我们实现AMP系统启动并运行之前会进行很多步的准备工作，但是这些都非常的简单所以不用担心。

在Zynq SoC上搭建AMP系统的关键是配置好一个启动引导加载程序，第一阶段的加载程序执行完毕后处理器会寻找这个执行文件并加载到内存中。不幸的是我使用的Vivado工具是2014.1版本（因为我最近在搬家没有网络所以不能下载最新的版本），当我们生成FSBL（第一阶段启动加载文件）时这个版本不支持AMP，因此为了能够完成这个例程我将使用赛灵思应用笔记XAPP1079中提供的修改过的FSBL文件和standalone OS文件。（源文件下载链接 ）

下载好压缩包文件后第一部是将文件解压到你期望的工作目录下，并给文件夹重命名为SRC。这些文件包含了修改过的FSBL和standalone OS文件。我们需要让SDK软件能够找到这些文件，因此下一步是要设置更新一下SDK存储库目录让SDK能够找到这些文件。在SDK软件菜单来点击Xilinx tools，在下拉菜单中选择repositories，创建一个新的存储库文件目录，路径为<你的工作目录>\app1079\design\work\sdk_repo，具体如下图所示：

添加好存储库后下一步就是要生成以下文件：
AMP第一阶段启动引导加载程序
Core 0 的应用程序
Core 1 的应用程序

我们要为每个处理器内核生成BSP（板级支持包）文件：
第一步是创建FSBL,选择file -> new applicaTIon -> project,这样才能够让我们创建一个FSBL工程,实现AMP处理模式,这些步骤和以前没什么区别,但是我们选择Zynq FSBL for AMP 模板,代替以前选择的Zynq FSBL模板.

接下来我们要为第一个处理器内核创建应用程序,这步同样很简单。以前我们已经做过很多次了，这里要确保选择的是Core 0 和standalone OS并且创建自己的BSP文件。

一旦我们为内核创建了应用程序，我们需要正确的定义DDR内存的映射地址，因为程序将从这些地址开始执行。我们需要编辑链接脚本，如下图所示显示除了DDR内存的基地址和大小。这一步很重要，如果我们不能正确的为Core 0和 Core 1定义内存地址和大小，在程序执行的过程中就会产生内核间的冲突，出现段地址错误。

现在我们就可以编写Core 0执行程序的代码了。这部分是AMP 系统的核心，它将从Core 1开始执行程序代码。我们要在应用程序代码中包含以下部分代码。这部分代码禁止了Zynq SoC片上存储的缓存功能，定义了Core 1的起始地址，这个地址是Core 1的内存映射地址范围之内的，具体可以查看先前定义的链接脚本。一旦Core 0 执行Set Event（SEV）命令，就会让Core 1开始执行它负责的程序代码。

下一步是要为Core 1创建BSP文件，我们将使用修改过的standalone OS模板（standalone_amp）,这个模板禁止了PS部分的监听控制单元（SCU）的重复初始化。因此，我们不能允许自动生成BSP文件，这与Core 0的操作是有区别的。还有就是确认在CPU的选择项中选择的是Core 1。

既然我们已经为Core 1创建了BSP文件，但是在我们编写Core 1执行的应用程序代码之前，我们要修改BSP的一些设置，这一步非常简单，需要在驱动配置对话框中增加一个额外的编译标志---–DUSE_AMP=1，具体操作参照下图：

 

完成以上这些操作后，我们就可以为Core 1创建应用程序。按照下图所示，确保处理器选择的是Core 1，BSP选择的是前面步骤中刚刚建立的amp_core1_bsp。

　　　　　　　　　　　　　 查看评论 回复