您现在的位置: 主页 > 嵌入式处理器 > FPGA > 减少Xilinx Ise与Modelsim联合仿真的错误方法 - FPGA/ASIC技术 -
本文所属标签:
为本文创立个标签吧:

减少Xilinx Ise与Modelsim联合仿真的错误方法 - FPGA/ASIC技术 -

来源: 网络用户发布,如有版权联系网管删除 2018-08-11 

我们经常使用Xilinx Ise与Modelsim联合仿真,但是经常出现一些由于库没有编译而出现的错误!下面是我总结的方法:

1。点击“开始-运行-compxlib”,然后按照提示完成即可显示如下,我们选择modelsim 系统会自动识别电脑上面modelsim的安装目录

减少Xilinx Ise与Modelsim联合仿真的错误方法

点击“next”

减少Xilinx Ise与Modelsim联合仿真的错误方法

选择仿真测试所使用的语言。

以下基本默认选择就行。

当出现下图时 说明库编译成功 点击next

减少Xilinx Ise与Modelsim联合仿真的错误方法



              查看评论 回复



嵌入式交流网主页 > 嵌入式处理器 > FPGA > 减少Xilinx Ise与Modelsim联合仿真的错误方法 - FPGA/ASIC技术 -
 

"减少Xilinx Ise与Modelsim联合仿真的错误方法 - FPGA/ASIC技术 -"的相关文章

网站地图

围观()