基于FPGA的实时视频处理平台方案讨论及设计 - FPGA/ASIC技术 -

　　为了能够实时地采集、处理、显示视频，设计并实现了一种基于双ＰｏｗｅｒＰＣ硬核架构的实时视频处理平台；用硬件实现视频的预处理算法，并以用户ＩＰ核的形式添加到硬件系统中，上层的视频处理软件程序则直接从存储器中调用预处理后的图像数据；重点介绍了在ＦＰＧＡ上构建双ＰｏｗｅｒＰＣ硬核架构的硬件系统；采用乒乓控制算法缓存一行图像数据；用ＤＭＡ的方式将图像数据保存在存储器中；以边缘检测作为视频预处理算法的一个实例，在平台上实现，实验结果表明，用本平台实现仅需４０ｍｓ；本平台能够实时处理视频，具有较高的实用价值。

　　０　引言

　　目前，视频处理平台大多使用ＤＳＰ芯片进行图像处理。实时视频处理对系统性能提出了极高的要求，几乎最简单的功能也超出了单个通用ＤＳＰ芯片的处理能力。一旦达到极限，通常只有增加额外的ＤＳＰ芯片。２０１０年郭春辉提出一种基于多条带、多ＤＳＰ的并行视频处理系统［１］。这种采用多处理器并行处理的方法虽然提高了处理速度，但增加了系统开发的复杂度，例如任务的合理分配，多处理器之间的通信、互斥等。当然，也增加了系统的功耗。ＤＳＰ在性能方面的局限导致开发更为专用的芯片，如多媒体处理器，来克服这些问题。然而，事实证明这些器件除了在范围极窄的一些应用中，都有不灵活的缺点，同时还存在性能瓶颈。基于处理器的方案，其局限在高分辨率视频处理系统，如ＨＤＴＶ和医疗图像系统中特别明显。基本上，这种方案受限于多少个周期可以完成一次加法和乘法运算。

　　采用ＦＰＧＡ进行视频处理使设计人员可以利用并行处理技术实现视频信号处理算法。设计人员还可以在设计面积和速度之间进行折衷，并且可以用比ＤＳＰ低得多的时钟频率完成给定的功能。更重要的是它的灵活性，能满足固件升级及以后多媒体标准改进的要求。因此，本文提出一种基于ＦＰＧＡ 可重构的软硬件协同设计的实时视频处理平台。平台使用常规的ＦＰＧＡ开发工具，提供一个适应强、模块化的架构，同时满足高性能、低功耗的要求。

　　１　总体设计

　　视频是一种连续变化的图像信息。一般地，视频处理大致可以分为底层处理（即预处理）和上层处理：底层处理的数据量大，算法实现比较简单，且存在较大的并行性；上层处理的算法复杂，而数据量小。对于视频处理的实现手段，在视频的预处理阶段，采用软件实现是一个很耗时的过程，但采用硬件实现就可以对大量的视频数据进行并行处理，能够极大地提高视频处理的速度；而在视频上层处理阶段，采用软件实现则具有较高的性价比。

　　例如，Ｖｉｓｉｃｏｍ公司发现对于中值滤波，ＤＳＰ需要６７个周期完成该算法。采用ＦＰＧＡ只需要运行在２５ＭＨｚ的时钟频率，因为ＦＰＧＡ可并行实现该功能。而ＤＳＰ要达到同样的性能则需要运行在超过１．５ＧＨｚ的时钟频率。在这一特定的应用中，ＦＰＧＡ的方案比一个１００ＭＨｚ时钟频率的ＤＳＰ的要强大约１７倍［２］。

　　范围广泛的实时图像和视频预处理功能都适合采用ＦＰＧＡ硬件实现，它们包括实时：边缘检测、缩放、色彩和色差校正、阴影增强、图像放置、直方图功能、锐化、中值过滤、模糊分析等。

　　本设计的实时视频处理平台采用Ｘｉｌｉｎｘ公司大学计划ＸＵＰ　Ｖｉｒｔｅｘ－ＩＩ　Ｐｒｏ 开发板。它包括一个Ｖｉｒｔｅｘ－ＩＩ　Ｐｒｏ ＸＣ２ＶＰ３０ＦＰＧＡ，其内部有３０８１６个逻辑单元，１３６个１８位乘法器，２４４８ｋＢ块ＲＡＭ，两个ＰｏｗｅｒＰＣ　４０５处理器。还包括一根ＤＤＲ　ＳＤＲＡＭ　ＤＩＭＭ 插槽，可以支持高达２Ｇｂｙｔｅｓ的ＲＡＭ，若干扩展接口和一个ＸＳＧＡ视频接口。外接一块视频解码板（支持ＩＴＵ－Ｒ　ＢＴ．６５６视频标准），该开发板就能完成视频的采集、处理和显示。实时视频处理平台总体框图如图１所示。

　　视频采集部分包括行解码、４：２：２转４：４：４、行缓存和缓存控制逻辑模块、分配器、选择器模块等。测试部分包括ＹＣｂＣｒ转ＲＧＢ、视频时序信号发生模块等。这两部分是Ｘｉｌｉｎｘ公司提供的验证设计，故本文只对其做简单介绍。预处理部分包括视频预处理逻辑模块，下文将重点介绍该模块。这三部分构成用户逻辑。用户逻辑和ＰＬＢ　ＩＰ接口构成一个完整的基于ＰＬＢ总线的用户ＩＰ核，可以方便地将其添加到视频处理平台的硬件系统中。

　　

　　　　　　　　　　　　　 查看评论 回复