UART 16倍频采样的VHDL实现 - HDL语言及源代码 -
18-08-187段译码器的Verilog HDL源代码 - HDL语言及源代码 -
18-08-18基于FPGA和PLL的倍分频时钟的实现 - HDL语言及源代码 -
18-08-18基于FPGA和VHDL的简易微机的结构分析与应用 - HDL语言及源代码 -
18-08-18stc12c5a60s2串口程序 - HDL语言及源代码 -
18-08-18stc12c5a60s2延时函数 - HDL语言及源代码 -
18-08-18stc12c5a60s2_spi程序 - HDL语言及源代码 -
18-08-18stc12c5a60s2 eeprom程序 - HDL语言及源代码 -
18-08-18stm32驱动max6675温度采集程序 - HDL语言及源代码 -
18-08-18ADC0832程序完整版源码+Proteus仿真资料汇总 - HDL语言及源代码
18-08-18基于FPGA和VHDL的微型打印机控制器的设计和实现 - HDL语言及源代
18-08-18多路选择器（MUX）功能实现Verilog HDL源代码 - HDL语言及源代码
18-08-18基本组合逻辑功能双向管脚的Verilog HDL源代码 - HDL语言及源代
18-08-18Xilinx FPGA学习笔记（1）：1602液晶IP核设计与实现 - IP核设计
18-08-18基于快速傅里叶IP核的数字脉压处理器的实现 - IP核设计 -
18-08-18基于Altera浮点IP核的浮点矩阵相乘运算的实现和改进设计 - IP核
18-08-18赛灵思为数据中心等设备推出互通性10GBASE-KR解决方案 - IP核设
18-08-18ARM以独特生存模式应对英特尔等巨头的混战 - IP核设计 -
18-08-18赛灵思推出内建SmartCORE IP解决方案 - IP核设计 -
18-08-18基于FPGA和IP核的数码相框的设计和实现 - IP核设计 -
18-08-18赛灵思FPGA参考设计：用SoPC设计异步串行通信IP核 - IP核设计 -
18-08-18基于FPGA和8051单片机IP核的多功能频率计的设计与实现 - IP核设
18-08-18利用Xilinx FPGA 集成的万兆MAC IP 核以及XAUI IP 核实现FPGA 片
18-08-18关于IP的驱动程序软件开发和第三方IP的使用 - IP核设计 -
18-08-18基于Picoblaze软核的Modbus通信协 - IP核设计 -
18-08-18聊一聊FPGA verilog中的function用法与例子
18-08-17
