联电推出40纳米快闪存储器制程 东芝MCU芯片评估采用-embedcc资讯

　　晶圆代工厂联电21日宣布，推出40纳米结合Silicon Storage Technology(SST)嵌入式Super Flash非挥发性的存储器制程平台。

　　而新推出的40纳米SST嵌入式快闪存储，较当前量产的55纳米制程在单元尺寸上减少逾20%，并使整体存储器面积缩小20%到30%。

　　目前，日本半导体大厂东芝电子元件暨存储产品公司已开始评估其微处理器(MCU)芯片于联电40纳米SST技术制程平台的适用性。

　　联电表示，目前已有超过20个客户和产品正以联电的55纳米SST制程技术嵌入式快闪存储器制程进行各阶段的生产。

　　其生产的产品包含了SIM卡、金融交易、汽车电子、物联网、MCU、及其他应用产品。

　　而针对新一代的40纳米SST制程技术嵌入式快闪存储制程平台，东芝电子元件暨存储产品公司混合信号芯片部门副总松井俊指出，东芝期待采用联电的40纳米SST制程技术来提升MCU产品的性能。

　　与联电合作，将可透过稳定的制造供应及配合东芝的生产需求提供灵活的产能，亦将能够保持强劲的业务连续性计划。

　　联华电子特殊技术组织协理丁文琪表示，自2015年起，联电开始提供55纳米SST制程技术的嵌入式快闪存储器成为主流技术以来，一直受到客户的高度关注。

　　因为藉此制程平台所具有的低功耗、高可靠度及卓越的数据保留和高耐久性的特性，可用于汽车、工业、消费者和物联网的应用。

　　未来，这些嵌入式快闪存储器解决方案在扩展到40纳米制程技术平台之后，将可把SST制程技术的高速度和高可靠性优势带给东芝和其他晶圆代工客户。

　　联电指出，分离式的闸极存储器单元SST制程，是依据JEDEC所制定的规范标准，具100K耐久性，以及在85℃及工作温度范围为-40℃至125℃温度的情况下，数据可保存10年以上的性能。

　　而现阶段除了40纳米的SST制程技术外，还有20多家客户使用联电的55纳米SST制程技术来生产各类应用产品。

　　　　　　　　　　　　　 查看评论 回复