您现在的位置: 主页 > 资讯 > risc-v资讯 > 西数:SweRV Core EH2、SweRV Core EL2
本文所属标签:
为本文创立个标签吧:

西数:SweRV Core EH2、SweRV Core EL2

来源: 网络用户发布,如有版权联系网管删除 2020-04-15 

西数:SweRV Core EH2、SweRV Core EL2
2019年12月,西数发布了两款新的SweRV核心产品SweRV Core EH2、SweRV Core EL2,都属于微控制器专用CPU。早在2018年底西数就发布了基于RISC-V指令集的自主通用架构SweRV、开源的SweRV指令集模拟器(ISS),并向第三方芯片厂商开放。

新发布的SweRV Core EH2基本架构不变,工艺升级为台积电16nm FinFET造,以获得性能、功耗、面积的最佳平衡,模拟性能提升29%达到6.3 CoreMark/MHz,内核面积缩小39%仅为0.067平方毫米。它依然可用于SSD控制器等领域。

SweRV Core EL2是一个超级精简版,还是32位顺序架构、16nm工艺,但改成单路超标量、4级流水线、单线程,内核面积只有区区0.023平方毫米,性能约3.6 CoreMarks/MHz。它主要用于取代控制器SoC中的时序逻辑、状态机,它们都必须尽可能的小。


              查看评论 回复



嵌入式交流网主页 > 资讯 > risc-v资讯 > 西数:SweRV Core EH2、SweRV Core EL2
 

"西数:SweRV Core EH2、SweRV Core EL2"的相关文章

网站地图

围观()