嵌入式开发交流网论坛

标题: 《安富莱嵌入式周报》第61期:2018.06.25---2018.07.01 [打印本页]

作者: 回归英灵 时间: 2018-7-1 10:29
标题: 《安富莱嵌入式周报》第61期:2018.06.25---2018.07.01
[attach]2999[/attach]
说明：
谢谢大家的关注，继续为大家盘点本周的精彩内容。

[attach]3000[/attach]
1、全球首创，Xilinx的Zynq UltraScale+ RFSoc套件
  为什么说是首创呢？主要是因为此芯片是全球首款集成了RF级ADC/DAC的FPGA芯片，集成8个4Gsps采样率，12位分辨率的ADC和8个6.4Gsps，12bit的DAC。相比于外置高速ADC/DAC，在成本，低功耗，PCB设计方面都有很大优势。
  这款套件的价格也是不菲，将近9000美元一套。
[attach]3001[/attach]
[attach]3002[/attach]芯片及其框图：
[attach]3003[/attach]
[attach]3004[/attach][attach]3005[/attach]
2、SiFive发布单片机版RISC-V内核架构的E2系列，欲与ARM的Cortex-M内核进行PK
[attach]3006[/attach]
[attach]3007[/attach]
[attach]3008[/attach]
3、Micrium发布uCOS-III V3.07.00动态滴答时钟模式设计文档
  当前能下载到的最新版本还是3.06.X，对于3.07.00还要过段时间才能下载。这里的动态滴答模式类似RTX，FreeRTOS的tickless，都是用于低功耗的。
  正常滴答和动态滴答的效果对比：
[attach]3009[/attach]
[attach]3010[/attach][attach]3011[/attach]
4、ST发布蜂窝物联网软件包
支持2G/3G和 LTE Cat M1/NB-IoT，软件包框图：
[attach]3012[/attach]
[attach]3013[/attach]效果展示：
[attach]3014[/attach]
[attach]3015[/attach]
[attach]3016[/attach]
[attach]3017[/attach][attach]3018[/attach]
5、基于树莓派的炫酷立方体效果展示
资料是开源的，地址：
http://polyfloyd.net/post/opengl-shaders-ledcube/
视频：

动态GIF：
[attach]3019[/attach][attach]3020[/attach]
6、ST推出STSPIN820步进电机套件，STSPIN820是全球最小的额定电流为2.5A，电压45V微型步进电机驱动器
套件售价6.9美元，套件规格如下：
[attach]3021[/attach]套件果然够小：
[attach]3022[/attach][attach]3023[/attach]
7、SD Express增加PCIe 和 NVMe 接口的SD卡，速度高达985MB/S
[attach]3024[/attach][attach]3025[/attach]
8、STM32H7研究进展
ST本周发布了最新版的勘误手册，新的硬件版本X将推出，当前市场上的版本是Y。
[attach]3026[/attach]具体修改了那些bug还没给出说明，应该还在测评阶段，下面是部分截图：
[attach]3027[/attach]

这周花了点时间研究了下Y版STM32H7的512KB AXI SRAM会导致系统崩溃的硬件bug简单解读和解决办法
（1）、问题描述
a、多路总线要读取AXI SRAM会导致读崩溃。
b、主控延迟数据接收，而一个新的数据请求也到来了也会导致读崩溃。

（2）、解决办法
设置AXI_TARG7_FN_MOD 寄存器，强制将AMIB7的读发起能力设置为1，这样就不会有前面描述的问题了，每次都要这次操作完毕了才可以开启下一次操作。当前缺点也比较明显了，影响总线的并发性，也就是AXI SRAM的性能发挥。当前H7的HAL已经在启动代码里面强制设置了此寄存器。

（3）问题解读
H7的AXI的总线是一个6*7的总线矩阵。
[attach]3028[/attach]
而问题就出在这个接口上了

[attach]3029[/attach]
看下面这个图形更方便些
[attach]3030[/attach]AXI总线还是比较复杂的，深入研究的话，得看ARM的古文观止级文档《AXI4_specification》。

这里的总线接口是AMIBs (AMBA master interface blocks)，也就是主控接口，来控制AXI SRAM的读写操作，所有的读写操作都要通过它。那么问题来了，这里的读发起能力如何理解呢？就是下面这个图
[attach]3031[/attach] 读发起能力是2，这样存在两路读信号同时进行（因为AXI接口有一个FIFO的功能，可供同时进行，具体待我深入研究AXI文档），通过前面的解决办法，就将读取发起能力限制为1了，就不存在同时操作的问题。
[attach]3032[/attach]
9、2018全球传感器会展

最后为大家发几张会展的现场照片。
[attach]3033[/attach]
[attach]3034[/attach]
[attach]3035[/attach]
[attach]3036[/attach]
[attach]3037[/attach]
[attach]3038[/attach]
[attach]3039[/attach]
[attach]3040[/attach]
[attach]3041[/attach]
[attach]3042[/attach]
[attach]3043[/attach]
[attach]3044[/attach]

欢迎光临嵌入式开发交流网论坛 (http://www.dianzixuexi.com/bbs/)