1¡¢Ç°ÑÔ Ëæ×ŵ±½ñÉç»á¹¤×÷ºÍÉú»î½Ú×àµÄ¼Ó¿ì£¬ÈËÃǶÔÐí¶àµçÆ÷¡¢ÒÇÆ÷¡¢É豸µÄ×Ô¶¯»¯ÒªÇóÒ²Ô½À´Ô½¸ß£¬µ«ÏÖÓеÄÐí¶àµçÆ÷»¹²»¾ß±¸¶¨Ê±¿ªÆôºÍ¹Ø±Õ¹¦ÄÜ£¬Ðí¶àÐèÒªÔڹ̶¨Ê±¼ä¿ª¹ØµÄ×°Ö㬻¹ÐèÈ˹¤ÖµÊغͲÙ×÷£¬Òò´ËÉè¼Æ´øÓÐʱÖÓ ......
·ÖÀࣺµçÔ´×ÊѶ µã»÷£º46 ÈÕÆÚ£º2018-09-24ÕªÒª£º´«Í³µÄ¶à·ͬ²½ÐźÅÔ´³£²ÉÓõ¥Æ¬»ú´îÔØ¶àƬרÓÃDDSоƬÅäºÏʵÏÖ¡£¸Ã¼¼ÊõʵÏÖ¸´ÔÓ£¬ÇÒÔÚÒªÇó¸÷·ͬ²½Ïà¸É¿É¿ØÊ±ÄÑÒÔʵÏÖ¡£±¾ÎÄÔÚ½éÉÜÁËDDSÔÀíµÄ...
·ÖÀࣺµ¥Æ¬»úÓ¦Óà µã»÷£º11 ÈÕÆÚ£º2018-09-08Verilog HDLÓëVHDL¼°FPGAµÄ±È½Ï·ÖÎö-Verilog HDLÓëVHDL¼°FPGAµÄ±È½Ï·ÖÎö. Verilog HDLÓŵ㣺ÀàËÆCÓïÑÔ£¬ÉÏÊÖÈÝÒ×£¬Áé»î¡£´óСдÃô¸Ð¡£ÔÚд¼¤ÀøºÍ½¨Ä£·½ÃæÓÐÓÅÊÆ¡£...
·ÖÀࣺFPGA µã»÷£º6 ÈÕÆÚ£º2018-08-18¶þ½øÖƵ½BCDÂëת»»µÄVerilog HDLÔ´´úÂë-µç×Ó·¢ÉÕÓÑÍøºËÐÄÌáʾ£º ±¾Àý³ÌÊÇVerilog HDLÔ´´úÂ룺¹ØÓÚ»ù±¾×éºÏÂß¼¹¦ÄÜÖжþ½øÖƵ½BCDÂëת»»µÄ¹¦ÄÜʵÏÖÔ´´úÂë¡£×¢Ò⣺³ÌÐòÔËÐÐÔÚ²»Í¬Èí¼þƽ̨¿ÉÄÜÒª×÷һЩÐ޸ģ¬Çë×¢ÒâÔĶÁ³ÌÐò...
·ÖÀࣺFPGA µã»÷£º5 ÈÕÆÚ£º2018-08-18¶þ½øÖƵ½¸ñÀ×Âëת»»µÄVerilog HDLÔ´´úÂë-µç×Ó·¢ÉÕÓÑÍøºËÐÄÌáʾ£º ±¾Àý³ÌÊÇVerilog HDLÔ´´úÂ룺¹ØÓÚ»ù±¾×éºÏÂß¼¹¦ÄÜÖжþ½øÖƵ½¸ñÀ×Âëת»»µÄ¹¦ÄÜʵÏÖÔ´´úÂë¡£×¢Ò⣺³ÌÐòÔËÐÐÔÚ²»Í¬Èí¼þƽ̨¿ÉÄÜÒª×÷һЩÐ޸ģ¬Çë×¢ÒâÔĶÁ³Ì...
·ÖÀࣺFPGA µã»÷£º7 ÈÕÆÚ£º2018-08-18Ó²¼þÃèÊöÓïÑÔHDLµÄµäÐÍ´ú±í-µç×Ó·¢ÉÕÓÑÍøºËÐÄÌáʾ £ºÄ¿Ç°£¬Ó²¼þÃèÊöÓïÑÔ£¨HDL£©¿ÉνÊǰٻ¨Æë·Å£¬ÓÐVHDL¡¢Superlog¡¢Verilog¡¢SystemC¡¢Cynlib C++¡¢C LevelµÈµÈ¡£µç×Ó·¢ÉÕÓÑÍøÐ¡±à½ñÌì¾Í´ø´ó¼ÒÒ»ÆðÀ´Á˽âϼ¸ÖÖ¾ßÓдú±í...
·ÖÀࣺFPGA µã»÷£º0 ÈÕÆÚ£º2018-08-18Ó²¼þÃèÊöÓïÑÔ£¨HDL£©¸ÅÊö-µç×Ó·¢ÉÕÓÑÍøºËÐÄÌáʾ £ºÓ²¼þÃèÊöÓïÑÔHDLÊÇÒ»ÖÖÓÃÐÎʽ»¯·½·¨ÃèÊöÊý×ֵ緺ÍϵͳµÄÓïÑÔ¡£ ÀûÓÃÕâÖÖÓïÑÔ£¬Êý×Öµç·ϵͳµÄÉè¼Æ¿ÉÒÔ´ÓÉϲ㵽ϲ㣨´Ó³éÏóµ½¾ßÌ壩Öð²ãÃèÊö×Ô¼ºµÄÉè...
·ÖÀࣺFPGA µã»÷£º14 ÈÕÆÚ£º2018-08-18PLDÉè¼ÆËٳɣ¨4£©-²ÉÓÃVerilogHDLÊäÈëÈýÈ˱í¾öÆ÷-ÏÂÃæ½ö°ÑºÍVHDL²»Í¬µÄÏêϸдÏ£¬Ïàͬ»ò»ù±¾ÏàͬµÄ¾ÍÒ»´ø¶ø¹ý£º (1)´ò¿ªMAX plusII (2)н¨ н¨Ò»¸öVerilog-HDLÎļþ(Text Editor FileÀàÐÍ) (3)ÊäÈëÉè¼ÆÎļþ ÆäÖÐSW12£¬SW13£¬SW23ΪÖмä±äÁ¿ module m...
·ÖÀࣺFPGA µã»÷£º470 ÈÕÆÚ£º2018-08-187¶ÎÒëÂëÆ÷µÄVerilog HDLÔ´´úÂë-µç×Ó·¢ÉÕÓÑÍøºËÐÄÌáʾ£º ±¾Àý³ÌÊÇVerilog HDLÔ´´úÂ룺¹ØÓÚ»ù±¾×éºÏÂß¼¹¦ÄÜÖÐ7¶ÎÒëÂëÆ÷µÄ¹¦ÄÜʵÏÖÔ´´úÂë¡£×¢Ò⣺³ÌÐòÔËÐÐÔÚ²»Í¬Èí¼þƽ̨¿ÉÄÜÒª×÷һЩÐ޸ģ¬Çë×¢ÒâÔĶÁ³ÌÐòÖеÄ×¢ÊÍ...
·ÖÀࣺFPGA µã»÷£º0 ÈÕÆÚ£º2018-08-18»ù±¾×éºÏÂß¼¹¦ÄÜË«Ïò¹Ü½ÅµÄVerilog HDLÔ´´úÂë-µç×Ó·¢ÉÕÓÑÍøºËÐÄÌáʾ£º ±¾Àý³ÌÊÇVerilog HDLÔ´´úÂ룺¹ØÓÚ»ù±¾×éºÏÂß¼¹¦ÄÜÖÐË«Ïò¹Ü½ÅµÄ¹¦ÄÜʵÏÖÔ´´úÂë¡£ Verilog HDL: Bidirectional Pin This example implements a clocked bidirectional pin in Verilog HDL...
·ÖÀࣺFPGA µã»÷£º13 ÈÕÆÚ£º2018-08-18