您现在的位置: 主页 > 嵌入式处理器 > FPGA > Xplorer时序收敛技术 -
本文所属标签:
为本文创立个标签吧:

Xplorer时序收敛技术 -

来源: 网络用户发布,如有版权联系网管删除 2018-08-07 

[导读]时序收敛(Timing Closure)指时序的不断逼近,原理是采用多次迭代(循环)的技术。因此时序收敛就是一个不断反复的过程,以确保设计中的每个路径都满足时序要求。Xplorer是Xilinx定义的,嵌入在ISE工具中时序收敛设计流

时序收敛(Timing Closure)指时序的不断逼近,原理是采用多次迭代(循环)的技术。因此时序收敛就是一个不断反复的过程,以确保设计中的每个路径都满足时序要求。Xplorer是Xilinx定义的,嵌入在ISE工具中时序收敛设计流程。ISE有很多选项设置和策略,但是无法保证哪种选项或约束会对所有的设计带来最佳的效果。Xplorer技术能够帮助用户找到最佳的工具选项来实现时序要求或者找到设计的最高性能,它是用PERL脚本设计的一种时序收敛工具,通过采用不同策略和选项来运行多个布局布线版本并找出满足时序要求的实现结果。Xplorer支持Best Performanc和Timing Cloure模式,在Best Performance模式下,Xplorer会用时序驱动的技术根据频率目标是否达到来加强或放松时序目标,这样就可以判断出所指定时钟域的最高频率限制。在优化结束后,用户可以从Xplorer报告(xplorer.rpt)中看到究竟哪种策略和选项对目前的设计是最佳的;在Timing Cloure模式下,Xplorer会以UCF中的时序约束为目标,采用多种Xilinx验证过的策略,比如“Global Optimization”、“Timing-Driven Packingand Placement”、“Register Duplication”及“Cost Tables”等来获得时序收敛,这种模式适用于那些用标准实现选项不能满足时序要求的设计。



来源:ks990次

本文引用地址: http://www.21ic.com/app/eda/201806/769755.htm



              查看评论 回复



嵌入式交流网主页 > 嵌入式处理器 > FPGA > Xplorer时序收敛技术 -
 

"Xplorer时序收敛技术 -"的相关文章

网站地图

围观()