您现在的位置: 主页 > 嵌入式处理器 > FPGA > xilinx IP建立向导创建的目录和文件的作用分析 - IP核设计 -
本文所属标签:
为本文创立个标签吧:

xilinx IP建立向导创建的目录和文件的作用分析 - IP核设计 -

来源: 网络用户发布,如有版权联系网管删除 2018-08-11 

  电子发烧友网核心提示:xilinx IP建立向导创建的目录和文件都是做什么的?这是由错误ERROR:HDLCompiler:InstanTIaTIng from unknown module所引发的思考。

  使用了XPS中建立和导入IP向导(简称ipwiz),默认的源码文件只有hdl/verilog目录下的"userlogic.v"和hdl /vhdl目录下的"ipname.vhd"文件。当我们的设计变复杂了,需要更多的设计文件如.v、.vhd、.ngc等文件和多个模块/实体的时候,如果不进行一些设置,编译器会提示找不到module的错误提示:ERROR:HDLCompiler:InstanTIaTIng from unknown module 。怎样才能让编译器找到我们所有的设计文件和模块呢?

  例如,这几天我做了一个字符VGA的IP核,IP的名字是axi_vga,hdl目录下的设计文件结构如下:

  hdl目录下的设计文件结构

  除了user_logic.v和axi_vga.vhd文件是由ipwiz生成的,其他的设计文件均是后续添加上的。将IP导入到ARM PS系统后,进行DRC检查,再运行bit生成,会出现以下错误提示:

将IP导入到ARM PS系统后,进行DRC检查,再运行bit生成,会出现以下错误提示

              查看评论 回复



嵌入式交流网主页 > 嵌入式处理器 > FPGA > xilinx IP建立向导创建的目录和文件的作用分析 - IP核设计 -
 

"xilinx IP建立向导创建的目录和文件的作用分析 - IP核设计 -"的相关文章

围观()