您现在的位置: 主页 > 嵌入式处理器 > FPGA > 采用原理图设计三人表决器 - HDL语言及源代码 -
本文所属标签:
为本文创立个标签吧:

采用原理图设计三人表决器 - HDL语言及源代码 -

来源: 网络用户发布,如有版权联系网管删除 2018-08-15 

  我们根据三人表决器的直值表,可以通过卡诺图化简可以得到:

  L2=SW1SW2 SW1SW3 SW2SW3

  L1=_L2

  那么我们可以在MAX plusII中用原理图实现上面的三人表决器

  下面仅把和VHDL不同的详细写下,相同或基本相同的就一带而过:

  (1)打开MAX plusII

  (2)新建一个图形文件:File菜单>new

  新建文件时选择Graphic Editor file

PLD设计速成-原理图设计输入

  点OK

  (3)输入设计文件

  我们现在在图形文件中输入电路,我们这个电路需要AND2、OR3、NOT三个逻辑门电路和输入输出端,你可以
       
        Symbol ->Enter Symbol(或者双击空白处)

PLD设计速成-原理图设计输入
 

  弹出窗口:

PLD设计速成-原理图设计输入

  在Symbol Name中输入and2,点OK

  同样可以加入or3、input、output、not

  对input、output,鼠标左键双击PIN_NAME,那么PIN_NAME被选中,并且变黑,然后输入你要改的名字,如SW1

  PLD设计速成-原理图设计输入

  把元件拖动到合适位置,将光标放到元件的引线出,可以发现光标变为十字星,此时摁住左键就可以进行连线。

 

              查看评论 回复



嵌入式交流网主页 > 嵌入式处理器 > FPGA > 采用原理图设计三人表决器 - HDL语言及源代码 -
 

"采用原理图设计三人表决器 - HDL语言及源代码 -"的相关文章

网站地图

围观()