您现在的位置: 主页 > 嵌入式处理器 > FPGA > MAX3625A 低抖动、精密时钟发 - PLD新闻 -
本文所属标签:
为本文创立个标签吧:

MAX3625A 低抖动、精密时钟发 - PLD新闻 -

来源: 网络用户发布,如有版权联系网管删除 2018-08-15 

MAX3625A 低抖动、精密时钟发生器,提供三路输出

MAX3625A:典型工作电路
典型工作电路

MAX3625A是一款低抖动、高精度时钟发生器,针对网络产品进行了优化。器件内置晶体振荡器和锁相环(PLL)时钟倍频器,以产生高频时钟输出,用于以太网、10G光纤通道及其它网络设备。
Maxim专有的PLL设计提供了超低抖动和优异的电源噪声抑制性能,将网络设备的设计风险降到最低。MAX3625A具有3路LVPECL输出。可选择的输出分频器和反馈分频器允许在一定范围内设置输出频率。



              查看评论 回复



嵌入式交流网主页 > 嵌入式处理器 > FPGA > MAX3625A 低抖动、精密时钟发 - PLD新闻 -
 

"MAX3625A 低抖动、精密时钟发 - PLD新闻 -"的相关文章

网站地图

围观()