基于VHDL和CPLD的智能数字电压表设计 - 参考设计 -

　　1 引言

　　CPLD （ Complex Programmable Logic Device ） 是新型的可编程逻辑器件，与传统ASIC相比，具有设计开发周期短、设计制造成本低、开发工具先进等优点，特别适合于产品的样品开发和小批量生产。传统的数字电压表多以单片机为控制核心，芯片集成度不高，系统连线复杂，难以小型化，尤其在产品需求发生变化时，不得不重新布版、调试，增加了投资风险和成本。而采用CPLD进行产品开发，可以灵活地进行模块配置，大大缩短了开发周期，也有利于数字电压表向小型化、集成化的方向发展。

　　2系统原理及组成

　　系统组成原理框图如图1所示。系统的控制核心是一片CPLD芯片，它由三个功能模块构成： A/D转换时序控制模块、码制变换模块以及显示控制/驱动模块。三个模块的功能分别为发出控制信号启动A/D转换及读取采样值、对AD采样值进行码制转换、发出控制信号驱动LED/LCD显示相应数据。

　　

　　系统工作原理：测量信号经过信号预处理，变换为0～2.5V范围内的有效信号后送入A/D转换电路中，然后A/D转换时序控制模块发出控制信号，启动A/D 转换器进行转换，A/D采样得到的数字信号在码制变换模块中转换为相应的显示代码，最后经显示控制/驱动模块发出控制与驱动信号，推动外部的显示模块（LED/LCD）显示相应的数据。

　　3 CPLD功能模块设计

　　智能数字电压表的控制核心CPLD的三个功能模块皆用VHDL语言编程实现，下面主要介绍CPLD的三个功能模块的设计。

　　　　　　　　　　　　　 查看评论 回复