您现在的位置： 主页 > 嵌入式处理器 > FPGA > 基于FPGA的快速并行平方器 - FPGA/ASIC技术 -
本文所属标签:
为本文创立个标签吧:

基于FPGA的快速并行平方器 - FPGA/ASIC技术 -

来源： 网络用户发布，如有版权联系网管删除　2018-08-18　
进入嵌入式论坛与网友讨论>>

介绍了一种二进制补码快速并行平方器的设计方法，并给出了一个6位二进制补码平方器的例子及在MAX+PLUS II 10.0环境下的仿真结果。

关键词：FPGA，二进制补码，平方器

　　　　　　　　　　　　　 查看评论 回复



嵌入式交流网主页 > 嵌入式处理器 > FPGA > 基于FPGA的快速并行平方器 - FPGA/ASIC技术 -
 

"基于FPGA的快速并行平方器 - FPGA/ASIC技术 -"的相关文章

热门文章
♦
京微雅格何以狭缝求存？ - PLD新闻 -
♦
基于FPGA的串行Flash扩展实现 - FPGA/A
♦
基于FPGA的网络图像采集处理系统设计 -
♦
Cadence收购Jasper Design Automation
♦
基于EDA技术的无线抢答系统的设计 -
♦
基于CPLD和LVPECL的可调窄脉冲信号发生
相关文章

热门文章

论坛热帖

相关图文

网站地图

围观()