如何有效的管理FPGA设计中的时序问 - FPGA/ASIC技术 -

如何有效的管理FPGA设计中的时序问题

当FPGA设计面临到高级接口的设计问题时，EMA的TImingDesigner可以简化这些设计问题，并提供对几乎所有接口的预先精确控制。从简单SRAM接口到高速同步接口，TImingDesigner允许设计者在设计流程的初期就判断出潜在的时序问题，因而可以提供最大的机会在第一时间解决时序问题。在设计过程的早期检测到时序问题，不仅节省时间，而且可以更容易的实施设计方案。EMA的设计自动化工具--TImingDesigner，允许创建交互式时序图来获取接口规范，分析组件接口时序的特点，在项目工程师团队中沟通设计要求3002

　　　　　　　　　　　　　 查看评论 回复