您现在的位置： 主页 > 嵌入式处理器 > FPGA > 基于CPLD和嵌入式系统的高速数据采 - FPGA/ASIC技术 -
本文所属标签:
为本文创立个标签吧:

基于CPLD和嵌入式系统的高速数据采 - FPGA/ASIC技术 -

来源： 网络用户发布，如有版权联系网管删除　2018-08-18　
进入嵌入式论坛与网友讨论>>

基于CPLD和嵌入式系统的高速数据采集系统的设计与实现

介绍一种基于CPLD和嵌入式系统的高速数据采集系统，并详细阐述了系统的结构和软硬件的实现方案。
　　关键词：高速数据采集；CPLD；嵌入式系统

Design and ImplementaTIon of High?speed Data Sampling System Ba sed on
CPLD and Embedded System

　　　　　　　　　　　　　 查看评论 回复



嵌入式交流网主页 > 嵌入式处理器 > FPGA > 基于CPLD和嵌入式系统的高速数据采 - FPGA/ASIC技术 -
 

"基于CPLD和嵌入式系统的高速数据采 - FPGA/ASIC技术 -"的相关文章

热门文章
♦
Cadence收购Jasper Design Automation
♦
基于EDA技术的无线抢答系统的设计 -
♦
基于CPLD和LVPECL的可调窄脉冲信号发生
♦
基于FPGA的串行Flash扩展实现 - FPGA/A
♦
京微雅格何以狭缝求存？ - PLD新闻 -
♦
基于FPGA的网络图像采集处理系统设计 -
相关文章

热门文章

论坛热帖

相关图文

网站地图

围观()