集成Xilinx内核生成器IP至FPGA VI详细步骤 - FPGA/ASIC技术 -

LabVIEW使用IP集成节点方便的整合Xilinx内核生成IP至FPGA VI。按照下列步骤添加Xilinx内核生成器IP至FPGA VI。

1、在支持的FPGA终端下新建一个空白VI，并显示VI的程序框图。

2、右键单击程序框图显示函数选板，并打开编程»Xilinx Coregen IP

注： 该选板仅显示FPGA设备系列支持的IP。并非全部FPGA设备系列均支持所有IP。关于FPGA系列支持的详细信息，见IP的数据表。

3、选择所需的IP并将其放置在程序框图上。LabVIEW创建一个表示该IP的节点。

4、双击节点打开节点配置对话框。

a、输入IP名称。LabVIEW在程序框图图标上显示该名称。

b、指定用于支持文件的文件夹。该文件夹为Xilinx内核生成器放置必需文件的位置。如将该FPGA VI移至其他计算机，必须同时移动该文件夹。

c、单击打开Xilinx内核生成器按钮打开Xilinx内核生成器。

d、按照需要配置IP。使用< 返回和下一步 >按钮查看不同的选项。单击数据表按钮查看介绍关于IP详细信息的PDF文件。

e、配置IP后，单击对话框底部的生成按钮。内核生成器开始生成VHDL代码并返回至LabVIEW。VHDL处理过程完成后，该进度条显示IP生成完成。

5、单击下一步按钮执行配置页面的其他操作。单击完成按钮完成配置Xilinx内核生成器IP。

　　　　　　　　　　　　　 查看评论 回复