您现在的位置: 主页 > 嵌入式处理器 > FPGA > 采用VHDL设计输入三人表决器 - HDL语言及源代码 -
本文所属标签:
为本文创立个标签吧:

采用VHDL设计输入三人表决器 - HDL语言及源代码 -

来源: 网络用户发布,如有版权联系网管删除 2018-08-18 

  打开MAX plusII,在开始菜单内选择MAX PLUS II 项,开始运行MAX PLUS II(如下图)

PLD设计速成-VHDL设计输入

  你最好把图标放到桌面上,以后直接双击MAX PLUS II图标就可以运行软件了

  在MAX PLUSII上点右键,选择发送到->桌面快捷方式(如下图),那么你桌面上就看到MAX PLUS II了。

PLD设计速成-VHDL设计输入

 

              查看评论 回复



嵌入式交流网主页 > 嵌入式处理器 > FPGA > 采用VHDL设计输入三人表决器 - HDL语言及源代码 -
 

"采用VHDL设计输入三人表决器 - HDL语言及源代码 -"的相关文章

网站地图

围观()