支持25G/28G背板运作 FPGA实现TB级网络应用突破 - FPGA/ASIC技术
早在两年前IEEE报告就指出，2015年通讯网络的传输容量要求将达1Tbit/s，到2020年更必须支持到10Tbit/s。 该报告还指出，2015年固网和行动网络装置数量将多达一百五十亿台，其中还包含机器对机器(M2M)的互连；在光传输网络(OTN)应用方面，核心节点的每波长带宽到2015年预计达到100G?400G，到了2020年更会提升到400G～1T。
新型FPGA可满足1Tbit/s应用
为了满足TB级的网络应用，市场上推出UltraScale All Programmable现场可编程门阵列(FPGA)，该组件可支持1Tbit/s系统的建置，且具理想效能、系统整合度和高带宽，广泛适用于有线通讯、量测、航天国防及数据中心等各种应用。
事实上许多公司早已表示对1TB网络应用的需求，希望收发器能直接驱动25G/28G背板，进而解决布线性(Routability)、串音(Crosstalk)、差动式馈入损耗(DifferenTIal InserTIon Loss)和阻抗匹配(Impedance Matching)等问题。
新款FPGA可以克服以上问题，且毋须使用复位时器，即可提供25G/28G背板操作，进一步支持各种1Tbit/s应用。
图1 在高层次TB级系统概念图中，多个低于1Tbit/s的支路板与一个1Tbit/s的线卡进行讯号传输。
图1是通用的1Tbit/s系统高层次模块图。其中，多个带宽低于1TB的支路板(图1中有两个)透过运行速率为25G/28G的背板与一个1T线卡相连。 图2、3和4则为三种1Tbit/s以太网络和OTN可能应用的模块图，全都以新型FPGA为基础。
图2 多个低于1Tbit/s的以太网络支路板透过25G背板链接对1TB以太网上行链接模块传输讯号。
25G背板收发器战胜可布线性问题
从上述的模块图可以了解，若没有支持25G/28G的背板收发器，则难以实现各种1T网络应用。而若只有一个仅具备10G连结的背板，则会产生布线性、串音、差动式馈入损耗，甚至是阻抗匹配等问题。
可布线性问题
这些实例展示以总带宽为40&TImes;25Gbit/s =1Tbit/s的速率，在25G/28G背板上运行的四十个通道。背板厚度通常约0.25英吋，其主要取决于两个因素：连接器压装的机械及支持多个通道路由的需求。
图3 1TB以太网上行链接模块在OTN链接上分布有效载负，透过25G/28G背板连结重复使用既有的OTN线卡(<1Tb)。
若背板接口仅支持10Gbit/s的运作，通道数就须要增加到原来的2.5倍，每个1Tbit/s线卡和支路板的背板通道数量会从四十个增加到一百个。在需要二十五个支路板和线卡的系统中，最终所需的通道总数则为100&TImes;25=2,500，会为路由造成很大的问题。
图4 1TB OTN线卡透过28G背板连结重复使用从低于1TB OTN支路模块传送的讯号。
使用背板介电材料时，以Megtron-6为例，其介电常数约为3.65且标准导线宽度为7mil，使用者会发现每个差动式带状线对的堆栈高度为：每100奥姆(Ω)的差动奇模阻抗对应16mil。
假设背板连接器间距通常是2毫米(mm)，就是每层连接器的引脚间可以建置一个通道。因此，背板每层能够在每个连接器支持十个通道(发送+接收)的作业。
如果以25Gbit/s的速率运作，通常需要十六个布线层，背板总厚度为16mil×16布线层=0.256英吋。如果是10Gbit/s的运作速率，则厚度为0.640英吋(16×2.5=40布线层，背板总厚度为16mil×40层=0.640英吋)。
但是，背板最大厚度通常由通路孔的深宽比决定，典型通路孔直径为15mil，标准深宽比为25:1，代表背板厚度上限约为 14×25=350mil。因此，10G背板无法支持1T应用。
