CPLD/FPGA器件的配置方法 -

CPLD和FPGA都支持边界扫描（JTAG）模式，JTAG端口用于边界扫描测试、器件配置、应用诊断等，符合IEEE 1532/IEEE 1149，1规范。每个CPLD/FPGA器件都有专用的JTAG端口，JTAG端口有4个引脚，具体描述见表1。

通过JTAG下载线将CPLD/FPGA器件与计算机连接起来，就可以将配置文件下载到器件中，如图1所示。图2给出一个系统中同时存在CPLD、FPGA和配置芯片时JTAG连线的结构图，可以分别将对应的配置文件下载到这些器件里。

表1 JTAG引脚说明图1 JTAG下载线连接实物图

由于CPLD器件是基于E2PROM或Flash技术的，所以直接将配置文件下载到CPLD器仵中，就可以脱离计算机独立运行了，断电也不会丢失信息。而基于SRAM的FPCA器件断电后会丢失信息，所以需要配置芯片存储配置信息，上电时将配置信息加载到FPGA器件中，就可使FPGA器件独立运行。配置芯片中存储的配置信息也是通过JTAG下载线下载的，如图2所示。FPGA器件还支持以下几种配置模式，如图3、图4和图5所示。

图2 JTAG连接结构图

图3 主模式和从模式串行配置连接图

图4 从模式并行配置连接图

图5 主模式并行配置连接图

欢迎转载，信息来源维库电子市场网（www.dzsc.com）

本文引用地址: http://www.21ic.com/app/eda/201806/769256.htm