PROTEL原理图常见错误 -
来源： 网络用户发布，如有版权联系网管删除 2018-08-07
[导读]PROTEL原理图常见错误（1）ERC报告管脚没有接入信号：a. 创建封装时给管脚定义了I/O属性；b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上；c. 创建元件时pin方向反向，必须非pin name端连线。（2）
PROTEL原理图常见错误
本文引用地址: http://www.21ic.com/app/eda/201205/120409.htm
（1）ERC报告管脚没有接入信号：
a. 创建封装时给管脚定义了I/O属性；
b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上；
c. 创建元件时pin方向反向，必须非pin name端连线。
（2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。
（3）创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。
（4）当使用自己创建的多部分组成的元件时，千万不要使用annotate.
查看评论 回复
