EDA工具介绍之Magma工具简介 -

〓 Blast Create

设计师可以通过Blast Create对RTL级代码进行综合、观察、*估，改善其代码质量、设计约束和设计可测性；并且通过SVP技术建立精确地设计原型进行布局规划。 Blast Create 包括逻辑综合、物理综合、DFT分析和扫描链插入、功率优化和静态时序分析并具有统一的用户环境。通过Blast Create可很好的完成前端设计和后端设计的连接，缩短了设计周期。

主要特点：

1、全特性的、高容量的RTL综合引擎，并提供一种可预测设计收敛的途径；

2、全芯片快速的详细布局和全局的布线可实现千万门的设计并可预测时序收敛；

3、集成的DFT技术提供一种丰富的可测性分析解决方案；

4、单一集成环境、执行代码、公共的分析引擎和统一的数据库模型,消除不必要的文件转换；使用方便，提高设计效率并确保整个设计的相关性；

5、与工业标准的代码风格、设计约束以级寄生参数文件格式兼容

〓 Blast RTL

基于Gain-Based 综合技术的Blast RTL，可大大地缩短运行时间和节省内存空间，内嵌静态时序分析有助于设计师随时发现时序问题。Blast RTL 对全芯片的综合是基于精确的互连延时和单元模型，而不是传统线延估计模型，因此可以快速实现互连延时的收敛。同时，由于单元模型的精确选择既能做到单元面积小、功耗低，又能有利于克服信号噪声(SI)。

主要特点：

1、 综合容量大；

2、综合速度快；

3、能实现低功耗设计和优化；

4、及时报告有延时问题的路径，以便于按需要修改RTL和约束条件；

5、与物理设计软件无缝连接，快速进入物理设计；

6、自动的Data-Path生成，能保证设计产品性能高，面积小；

7、集成扫描链扦入，保证电路的可测性设计；

8、支持标准HDL代码，VHDL IEEE 1076-87/93，Verilog IEEE 1064 的标准；

9、从RTL到GDSII， 全流程单一增量式时序分析器和公共时序约束；

10、保证前后端时序的一致性；

11、支持层次化时序约束；

12、支持标准接口：SDC，LIB，DEF，LEF，GDSII

〓 Blast Fusion

它包括物理综合和优化，布局、布线，时钟树生成，平面布局和功耗规划，详细布局、布线，RC的提取和内嵌增量时序分析工具。它是基于专利技术Fixed-timing和单一数据模型算法，这样能消除时序迭代，加速产品快速进入市场。

主要特点：

1、FixedTiming 方法；

2、统一数据库模型；

3、超级单元模型；

4、物理综合；

5、时钟树综合；

6、无网格自动布线器；

7、功能强大的人机交互布局、布线能力；

8、功能强大的信号完整性设计和检查，可保证投片一次成功；

9、全面支持可制造性设计；

10、开放式结构界面，易于二次开发

〓 Blast Noise

Blast Noise与Blast Chip或Blast Fusion同步运行且贯穿整个IC实现流程，自动分析和调整芯片设计以避免串绕噪声，串绕延迟及电迁移等信号完整性问题，消除了传统解决方案所带来的繁杂的版图后分析和修正的迭代过程。

主要特点：

1、采用专利的2Pi模型及先进的过滤机制准确分析串绕噪声；

2、自动信号翻转率均衡及时序窗口算法分析、避免串绕延迟；

3、多种手段进行串绕修正，如Buffer insertion, Gate sizing, Track reodering, Wide-spacing routing, shield routing等；

4、信号电迁移的分析及修正；

5、丰富且直观易用的信号完整性分析报告

〓 Blast Plan

Blast Plan是用于大规模集成电路和片上系统（SoCs）层次化设计，它与Blast Fusion共同组成一体化设计流程。

主要特点：

1、平衡Blast Fusion的高容量和顶层模块数最小化，更早作布局规划，更早预见时序收敛性；

2、整个层次化方法支持“自底向上和自顶向下”的流程；

3、独特的“GlassBox” 抽取技术使得层次化设计可完成精确的串扰和噪声建模、天线效应的修补；

4、“Gain-based”*估技术提供非常精确的时序预算；

5、利用门级、RTL级、宏单元和“Black Box”单元的网表进行早期设计规划；

6、易用的GUI界面有益于层次规划；

7、管脚最优化以满足设计的时序收敛和布通率；

8、通过全流程单一的增量式提取和时序分析达到“构造即正确的”时序设计流程。

〓 Bail Rail

提供功耗完整性的解决方案，将功耗完整性分析贯穿于整个设计流程。

主要特点：

1、准确、内嵌的功耗分析；

2、快速、准确的电压降分析；

3、灵活的早期分析；

4、电迁移效应分析；

5、电压降效应对时序的影响；

6、大规模的设计容量，支持层次化设计（>20M）；

7、文本及图形化的结果显示；

8、与Blast Fusion紧密结合，完成低功耗设计；

9、与第三方工具接口，支持业界标准格式的文件

本文引用地址: http://www.21ic.com/app/eda/201806/769186.htm