截短Reed-Solomon码译码器的FPGA实现 -
[导读]
摘 要： 提出了一种改进的BM算法，并在此基础上提出了一种大量采用并行结构的截短RS码译码器的实现方式。验证表明，该算法能显著提高基于FPGA的RS译码器的速度并简化其电路结构。
关键词： RS译码器；关键方程；BM算法；FPGA；并行结构
本文引用地址: http://www.21ic.com/app/eda/201808/797467.htm
截短Reed-Solomon码译码器的FPGA实现.pdf
查看评论 回复
"截短Reed-Solomon码译码器的FPGA实现 -"的相关文章
- 上一篇：FPGA并行数字序列传输与接口技术的研究和应用 -
- 下一篇：经典电路的设计 -
