您现在的位置: 主页 > 电子技术 > EDA > Allegro布线规则的设置说明 -
本文所属标签:
为本文创立个标签吧:

Allegro布线规则的设置说明 -

来源: 网络用户发布,如有版权联系网管删除 2018-08-09 

[导读]PCB布线经常会要求对重要的信号线进行规则的设置。布线规则的设置通常包括线宽和线距两大部分。下面就以一主板Layout guide为例部分说明之。1. 首先是对整板未定义线规则的设置,如下表所示:

PCB布线经常会要求对重要的信号线进行规则的设置。布线规则的设置通常包括线宽和线距两大部分。下面就以一主板Layout guide为例部分说明之。

本文引用地址: http://www.21ic.com/app/eda/201112/103209.htm

1. 首先是对整板未定义线规则的设置,如下表所示:

Net Name Width Spacing Net Group
Non-special Signal Inner layer: 4
Outer layer: 5
Inner layer: 4
Outer layer: 5
 


选择 打开set standard values


 
这里规定了Default line 在outer layer(TOP)和inner layer(INT1)中的line width 和pad to pad 的间距。

2. 接下来设置HOST 部分,见下表要求:

Net Name Width Spacing Space with other
signal
Net Group
FSB Signals Inner layer: 4
Outer layer: 5
8/10 20 HOST

    首先将属于此网络的所有net 定义为同一组,即BUS NAME=HOST
    选择Edit-Properties 并在右侧的当前命令栏中点击More 打开Find by name or property 窗口,ok
 
 
这样就可以得到下面的窗口:
 

 
至此一组HOST 线设置完毕,用同样的方法我们可以继续将DDR 等部分的线设置完

 

3. 重新打开,选择spacing rule set-set value,点击ADD 添加HOST 8:10
 
然后在Subclass 中,顶底层Line To Line 的间距为10,内层为8.

4. 选择physical rule set-set value,点击ADD 添加HOST 4/5
 
然后在Subclass 中,顶底层的线宽为5,内层为4.

5. 无论是线宽还是线距都需要在assignment table 中进行和其他NET 的匹配。



              查看评论 回复



嵌入式交流网主页 > 电子技术 > EDA > Allegro布线规则的设置说明 -
 

"Allegro布线规则的设置说明 -"的相关文章

网站地图

围观()