您现在的位置: 主页 > 电子技术 > EDA > EDA典型单元电路的编码器的设计 -
本文所属标签:
为本文创立个标签吧:

EDA典型单元电路的编码器的设计 -

来源: 网络用户发布,如有版权联系网管删除 2018-08-09 

[导读]编码器可将2N个分离的信息代码以N个二进制码来表示。编码器常常应用于影音压缩或通信方面,以达到精简传输量的目的。可以将编码器看成压缩电路,译码器看成解压缩电路。传送数据前先用编码器压缩数据后再传送出去,在

编码器可将2N个分离的信息代码以N个二进制码来表示。编码器常常应用于影音压缩或通信方面,以达到精简传输量的目的。可以将编码器看成压缩电路,译码器看成解压缩电路。传送数据前先用编码器压缩数据后再传送出去,在接收端则由译码器将数据解压缩,还原为原来的数据。这样,在传送过程中,就可以以N个数码来代替2N个数码的数据量,以提升传输效率。

编码器又分为普通编码器和优先级编码器。优先级编码器常用于中断的优先级控制,例如,74LS148是一个8输入,3位二进制码输出的优先级编码器。当某一个输入有效时,就可以输出一个对应的3位二进制编码。另外,当同时有几个输入有效时,将输出优先级最高的那个输入所对应的二进制编码。

【例1】 设计一个8-3编码器的VHDL程序,并使用MAX+p1us Ⅱ进行仿真。

仿真结果如图所示。

编码器ENC0DE8_3的仿真图

如图1 编码器ENC0DE8_3的仿真图

【例2】 用VHDL设计一个8-3线优先级编码器,输入信号为A、B、C、D、E、F、G和H,输出信号为OUT0、OUT1和OUT2,并使用MAX+p1us Ⅱ进行仿真。输入信号中A的优先级别最低,依次类推,H的优先级别最高。

仿真结果如图所示。

8-3线优先级编码器ENCODER的仿真图

如图2 8-3线优先级编码器ENCODER的仿真图



来源:ks990次

本文引用地址: http://www.21ic.com/app/eda/201806/769437.htm



              查看评论 回复



嵌入式交流网主页 > 电子技术 > EDA > EDA典型单元电路的编码器的设计 -
 

"EDA典型单元电路的编码器的设计 -"的相关文章

网站地图

围观()