特定约束FROM TO -

来源：网络用户发布，如有版权联系网管删除　2018-08-07　

[导读]特定约束就是用FROM TO约束来定义两个TIMEGROUPs之间的延时，路径的起点和终点可以是PAD、寄存器、锁存器、LUT、RAM及乘法器等。在使用FROM TO约束分析时，工具会考虑Clock Skew因素。因此对于同步路径FROM TO约束就

特定约束就是用FROM TO约束来定义两个TIMEGROUPs之间的延时，路径的起点和终点可以是PAD、寄存器、锁存器、LUT、RAM及乘法器等。在使用FROM TO约束分析时，工具会考虑Clock Skew因素。因此对于同步路径FROM TO约束就像是对特定路径的周期约束，如图1所示。

约束所覆盖的路径示意图

图1 FROM TO约束所覆盖的路径示意

前面说过，周期约束是全局约束，但有些路径可能需要不同于周期的特殊要求。FROM TO约束可以用来定义宽约束路径“Slow Path”、过约束路径“Overconstrained Path”或者时序无关路径“False Path”。

以图2所示“Slow Path ”的为例，对于这个范例用户必须清楚时钟使能信号Enable的翻转规律，才能做出正确的约束。分析图2所示的时序可以看出，第1个时钟上升沿数据从B寄存器发出，而C寄存器在第3个时钟上升沿才捕捉数据，因此从B到C这条路径的时序要求实际上是周期的两倍。例中定义了基本的周期约束，还定义了使用Enable信号的寄存器组。然后为使用Enable信号的寄存器组定义了FROM TO约束，约束的要求是两倍的时钟周期。

约束设计范例图

图2 FROM TO约束设计范例

UCF示例如下：
NET ＂CLKIX＂ TNM＿NET ＝＂CLKIX＂;
TIMESPEC ＂TS＿CLKIX＂＝ PERTOD ＂CLKlX＂ 5.0 ns HIGH 50％;
NET ENABLE TNM＿NET ＝ SLOW＿FFS；

TIMESPEC TS＿SLOWPATH ＝ FROM SLOW＿FFS TO SLOW＿FFS TS＿CLK1X*2;
过约束路径如图3所示。Xilinx的实现工具是时序驱动的，因此有时如果某条路径没有满足周期约束的要求，我们可以为这条路径加上一个相对较紧的约束或许可以达到理想的效果。FROM TO可以用来做这种约束。

过约束路径范例图

图3 过约束路径范例

FROM TO也可以约束异步路径，比如不相关的两个时钟域之间的路径。典型的情况就是异步FIFO，如图3所示。写时钟域与读时钟域的路径会分别被各自的周期约束覆盖，但是它们之间的异步握手信号却不会被自动地分析，实际上也不需要。

如果有些设计者确实需要约束这些异步路径的延时，可在FROM TO后面加上DATAPATHONLY这个关键字。女口果没有DATAPATHONLY这个关键字，时序分析会报告Timing Error。因为FROM TO约束会考虑Clock Skew，而这条路径是跨时钟域的。

UCF示例如下：
NET ＂WRITECLK＂ TNM＿NET ＝＂WRITECLK＂；
NET ＂READCLK＂ TNM＿NET=＂READCLK＂;
TIMESPEC TS＿WR2RD ＝ FROM WRITECLK TO READCLK 2 ns DATAPATHONLY;

TIMESPEC TS＿RD2WR ＝ EROM READCLK TO WRITECLK 2 ns DATAPATHONLY;

采用约束异步路径范例图

图4 采用FROM TO约束异步路径范例

对于时序无关路径，可以把它约束成TIG，即Timing Ignore。TIG用于定义无关路径，时序分析时会将加了TIG约束的路径忽略。这样就会减少布线工具为这些路径进行布线所花费的时间，以及有可能产生的负作用。TIG约束的对象可以是分组之间的路径，也可以是被指定的NET所在的路径。分组之间的路径需要用FROM TO把指定的路径约束成TIG，UCF可以这样来写：
TIMESPEC TS＿IGNORE ＝ EROM GROUP1 TT CrROUP2 TIG;

对于用NET指定的路径，UCF可以这样来写：
NET SLOW＿NET TIG；

来源:ks992次

本文引用地址: http://www.21ic.com/app/eda/201806/769717.htm

　　　　　　　　　　　　　查看评论回复

嵌入式交流网主页 > 电子技术 > EDA > 特定约束FROM TO -