[导读]从如图可以看出,当SELOUT分别等于0,1,2,3,4,5,6,7时,分别选择对应的输入数据输出,达到了设计要求。
如图 XSKZQ.VHD的仿真图来源:ks990次
从如图可以看出,当SELOUT分别等于0,1,2,3,4,5,6,7时,分别选择对应的输入数据输出,达到了设计要求。

如图 XSKZQ.VHD的仿真图
来源:ks99
0次本文引用地址: http://www.21ic.com/app/eda/201806/769330.htm
查看评论 回复
嵌入式交流网主页 >
电子技术 >
EDA > EDA中的系统总体组装电路的VHDL源程序XSKZQ.VHD的仿真 -